Faculty Research Profile

전기전자공학과

윤희인

부교수Heein Yoon

윤희인

Heein Yoon

Biography

학력

2023 – Present: IEEE International Solid-State Circuits Conference (ISSCC) TPC Member

2025 – Present: IEEE Symposium on VLSI Technology and Circuits (SoVC) TPC Member

Forum presentation, “Design and Trends of Digital PLLs” at IEEE Custom Integrated Circuits Conference (CICC) 2025

Invited Panelist “Career Trajectories – Sharing out paths to success”, ISSCC 2024

Invited talk: ECE seminar at UC San Diego (UCSD), CA, USA, Hosted by Prof. Ian Galton, 2018

주요 경력

2022.02 – Present: Assistant Professor at UNIST, Ulsan, South Korea

2019.05 – 2022.02: Senior Engineer at Qualcomm, San Diego, CA, USA
− Working on frequency synthesizer for premier-tier 2G/3G/4G/5G cellular transceiver using 14nm CMOS

2017.08 – 2018.02: Internship at Qualcomm, San Diego, CA, USA
− Advanced frequency synthesizer for emerging 5G technology

수상/학회/외부활동

IEEE SSCS Predoctoral Achievement Award Winner, 2019-2020.
IEEE ISSCC Student-Research Preview (SRP) Award Winner, Feb. 2018
IEEE SSCS Student Travel Grant Award (STGA), Feb. 2017
Samsung Human-Tech Paper Award (In total 3 awards, 2017, 2018, 2019)
Global Ph.D. Fellowship, National Research Foundation of Korea (NRF), Korea, Mar. 2015
Nine Bridge and Star Fellowship, UNIST, Korea, Sep. 2014

Research

융합 회로 및 전자 연구실

All-round Circuits and Electronics Lab (ACELab)

All-round Circuits and Electronics Lab은 차세대 정보통신, 고속 데이터 전송, 인공지능 하드웨어, 저전력 집적회로 분야의 핵심 원천 기술을 개발하는 것을 목표로 하고 있습니다. 본 연구실은 아날로그, 디지털, RF, 광학, 전력관리 등 다양한 회로 분야를 아우르며 시스템 수준에서 요구되는 성능과 효율을 만족시키기 위해 새로운 회로 아키텍처와 설계 방법론을 제안하고 있습니다. 연구의 첫 번째 축은 고성능 클록 생성기 개발입니다. 6G 이동통신과 Tbps급 데이터 전송을 위한 W/D-대역 PLL, 초저잡음 fractional-N PLL, 그리고 injection-locked clock multiplier를 연구하여 고주파 대역에서도 낮은 위상잡음과 정밀한 시간 동기화를 달성하고자 합니다. 두 번째 축은 고속 아날로그-디지털 변환기 연구로, 초고속 데이터 수집과 인공지능 연산을 지원할 수 있는 저전력·고해상도 ADC를 설계함으로써 차세대 통신망과 연산 시스템의 핵심 기반을 마련하고자 합니다. 세 번째로는 전력관리 집적회로 연구로, 아날로그 및 디지털 LDO를 설계하여 빠른 응답성과 높은 PSRR을 동시에 확보하고 SoC와 RF 시스템에 안정적인 전력 공급을 제공하는 것을 목표로 하고 있습니다. 또한 인공지능 기반 아날로그 및 RF IC 자동화 연구를 통해 설계자의 경험에 크게 의존하던 기존의 회로 설계 방식을 강화학습 기반 자동화로 대체하여 회로 최적화, 레이아웃 검증, 포스트 시뮬레이션까지 아우르는 새로운 설계 패러다임을 구축하고 있습니다. 마지막으로 RF 프런트엔드 연구를 통해 초고주파 무선통신과 위성통신 응용에 필요한 저잡음, 고효율, 고선형성을 갖춘 송수신 모듈을 개발하며, 통신과 센싱이 융합된 ISAC 시스템을 위한 기반 기술을 마련하고자 합니다.
향후 연구 확장 분야로는 광 트랜시버와 뉴로모픽 하드웨어가 있습니다. 광 트랜시버 분야에서는 전기-광 집적회로와 초고속 프런트엔드 설계를 통해 차세대 데이터센터 및 광통신 네트워크에 적합한 Tbps급 전송 기술을 연구할 예정이다. 뉴로모픽 컴퓨팅 분야에서는 혼합신호 기반 회로를 활용하여 뇌신경망을 모사하는 저전력 인공지능 하드웨어 아키텍처를 탐구하고자 합니다.
이처럼 본 연구실은 클록 생성기, 데이터 변환기, 전력관리, RF 프런트엔드, 그리고 향후 확장될 광 및 뉴로모픽 연구까지 다양한 영역을 포괄하고 있습니다. 단일 회로 블록 수준의 연구를 넘어 시스템 통합 수준에서 새로운 성능과 효율을 창출하는 것을 목표로 하며, 다방면의 연구를 유기적으로 연결해 차세대 반도체 산업과 정보통신 기술 발전을 선도하고자 합니다. All-round Circuits and Electronics Lab은 다양한 회로 분야를 아우르는 종합 연구실입니다.
The All-round Circuits and Electronics Lab aims to develop core technologies for next-generation information and communication systems, high-speed data transmission, artificial intelligence hardware, and low-power integrated circuits. Our research spans a wide range of circuit domains, including analog, digital, RF, optical, and power management, and we propose novel circuit architectures and design methodologies to achieve the performance and efficiency required at the system level.

A primary research thrust is the development of high-performance clock generators. We investigate W/D-band PLLs for 6G communications and Tbps data transmission, low-jitter fractional-N PLLs, and injection-locked clock multipliers, targeting low phase noise and precise timing synchronization even at high frequencies. Another major focus is high-speed analog-to-digital converters. We design low-power, high-resolution ADCs capable of supporting ultra-fast data acquisition and AI computing, thereby laying the foundation for next-generation communication and computing systems. A third key area is power management ICs, where we develop both analog and digital LDOs that achieve fast transient response and high PSRR, ensuring stable power delivery for SoCs and RF systems.

We also pursue AI-driven automation for analog and RF IC design. By leveraging reinforcement learning, we replace the traditional experience-dependent design process with an automated optimization framework that spans schematic design, layout verification, and post-layout simulation, thus establishing a new paradigm for IC design automation. In addition, we are actively developing RF front-end circuits. Our research focuses on low-noise, high-efficiency, and highly linear transceiver modules for millimeter-wave wireless communication and satellite applications, as well as foundational technologies for integrated sensing and communication (ISAC) systems.

Future research directions include optical transceivers and neuromorphic hardware. In the optical domain, we plan to investigate energy-efficient electro-optical ICs and ultra-high-speed front-end designs to enable Tbps-level data transmission for next-generation data centers and optical networks. In neuromorphic computing, we aim to explore mixed-signal circuit architectures that emulate neural networks, paving the way for low-power AI hardware.

In this way, the All-round Circuits and Electronics Lab encompasses diverse research areas ranging from clock generation, data conversion, power management, and RF front-ends to emerging directions in optical and neuromorphic systems. Our goal is to go beyond the level of individual circuit blocks to realize integrated system-level performance and efficiency, thereby leading advancements in the semiconductor industry and information and communication technologies. The All-round Circuits and Electronics Lab stands as a comprehensive research group that embraces a wide spectrum of circuit technologies.

The All-round Circuits and Electronics Lab aims to develop core technologies for next-generation information and communication systems, high-speed data transmission, artificial intelligence hardware, and low-power integrated circuits. Our research spans a wide range of circuit domains, including analog, digital, RF, optical, and power management, and we propose novel circuit architectures and design methodologies to achieve the performance and efficiency required at the system level.

A primary research thrust is the development of high-performance clock generators. We investigate W/D-band PLLs for 6G communications and Tbps data transmission, low-jitter fractional-N PLLs, and injection-locked clock multipliers, targeting low phase noise and precise timing synchronization even at high frequencies. Another major focus is high-speed analog-to-digital converters. We design low-power, high-resolution ADCs capable of supporting ultra-fast data acquisition and AI computing, thereby laying the foundation for next-generation communication and computing systems. A third key area is power management ICs, where we develop both analog and digital LDOs that achieve fast transient response and high PSRR, ensuring stable power delivery for SoCs and RF systems.

We also pursue AI-driven automation for analog and RF IC design. By leveraging reinforcement learning, we replace the traditional experience-dependent design process with an automated optimization framework that spans schematic design, layout verification, and post-layout simulation, thus establishing a new paradigm for IC design automation. In addition, we are actively developing RF front-end circuits. Our research focuses on low-noise, high-efficiency, and highly linear transceiver modules for millimeter-wave wireless communication and satellite applications, as well as foundational technologies for integrated sensing and communication (ISAC) systems.

Future research directions include optical transceivers and neuromorphic hardware. In the optical domain, we plan to investigate energy-efficient electro-optical ICs and ultra-high-speed front-end designs to enable Tbps-level data transmission for next-generation data centers and optical networks. In neuromorphic computing, we aim to explore mixed-signal circuit architectures that emulate neural networks, paving the way for low-power AI hardware.

In this way, the All-round Circuits and Electronics Lab encompasses diverse research areas ranging from clock generation, data conversion, power management, and RF front-ends to emerging directions in optical and neuromorphic systems. Our goal is to go beyond the level of individual circuit blocks to realize integrated system-level performance and efficiency, thereby leading advancements in the semiconductor industry and information and communication technologies. The All-round Circuits and Electronics Lab stands as a comprehensive research group that embraces a wide spectrum of circuit technologies.

융합 회로 및 전자 연구실

연구분야

유/무선 통신용 SoC , 주파수합성기, 전압제어발진기, AI SoC, IoT, 위성통신, Analog IC자동화

SoC for wireless/wired communication, PLL, VCO, AI SoC, IoT, Satellite communication, Automation of analog IC

연구 희망분야

유/무선 통신용 SoC , 주파수합성기, 전압제어발진기, AI SoC, IoT, 위성통신, Analog IC자동화

SoC for wireless/wired communication, PLL, VCO, AI SoC, IoT, Satellite communication, Automation of analog IC

연구주제

1. 고성능 클록 생성기 및 PLL
차세대 통신과 Tbps급 데이터 전송에는 초저잡음과 정밀한 동기화가 필요합니다. 본 연구실은 W/D-대역 PLL, fractional-N PLL, injection-locked clock multiplier 등을 연구하여 고주파 환경에서도 낮은 위상잡음과 안정적인 클록 분배를 실현하고 있습니다.

2. 고속 아날로그-디지털 변환기 (ADC)
AI 연산과 초고속 데이터 수집을 위해 저전력·고해상도 ADC가 필수적입니다. 본 연구실은 SAR, 파이프라인, 시간기반 구조 등 다양한 ADC를 설계하여 차세대 통신 및 센싱 시스템의 기반을 제공합니다.

3. 저전력 전력관리 집적회로 (LDO, PMIC)
SoC와 RF 시스템의 성능은 전력 안정성에 좌우됩니다. 본 연구실은 아날로그 및 디지털 LDO를 포함한 전력관리 회로를 연구하여 빠른 응답속도와 높은 PSRR을 구현하고, 저전력 고집적 시스템에 최적화된 전력 솔루션을 제시합니다.

4. RF 프런트엔드 및 ISAC
밀리미터파와 위성통신을 위한 RF 송수신 모듈은 저잡음·고효율·고선형성을 요구합니다. 본 연구실은 RF 프런트엔드 회로와 안테나 인터페이스를 개발하며, 통신과 센싱을 동시에 수행하는 ISAC 시스템을 위한 핵심 기술을 연구합니다.

5. AI 기반 회로 설계 자동화
아날로그/RF IC 설계는 경험 의존적이었으나, 본 연구실은 강화학습과 신경망을 활용해 회로 설계와 레이아웃 과정을 자동화합니다. 이를 통해 성능·전력·면적을 동시에 최적화하는 새로운 설계 패러다임을 제시합니다.

6. 차세대 광 및 뉴로모픽 하드웨어
향후 연구 확장 분야로 광 트랜시버와 뉴로모픽 하드웨어를 다룹니다. 전기-광 집적회로 기반 Tbps급 전송과 혼합신호 뉴로모픽 칩 아키텍처를 연구하여 데이터센터와 AI 응용을 위한 차세대 플랫폼을 제시할 예정입니다.

1. High-performance Clock Generators and PLLs
Next-generation communication and Tbps data links demand ultra-low jitter and precise synchronization. We explore W/D-band PLLs, fractional-N PLLs, and injection-locked clock multipliers to realize stable frequency synthesis and robust clock distribution at high frequencies.

2. High-speed Analog-to-Digital Converters (ADCs)
High-speed, low-power ADCs are critical for AI computing and fast data capture. Our lab designs SAR, pipeline, and time-based ADCs to deliver reliable conversion performance and support next-generation communication and sensing systems.

3. Low-power Power Management ICs (LDOs, PMICs)
Stable power delivery is essential for SoCs and RF systems. We develop analog and digital LDOs as well as PMICs that achieve fast transient response and high PSRR, enabling optimized solutions for low-power and highly integrated platforms.

4. RF Front-ends and ISAC
Millimeter-wave and satellite communications require RF transceivers with

국가연구개발사업 기술 분류체계

국가과학기술표준분류

ED. 전기/전자 > ED04. 반도체소자·시스템 > ED0406. SoC

Outputs

논문

C. An, H. An, H. Nam, and H. Yoon**, “A −53.7 dB PSRR, Fast-Transient Output-Capacitor-less Digital-Assisted Analog LDO Using Seamless Digital-to-Analog Transfer Technique,” IEEE Journal of Solid-State Circuits (JSSC), Accepted for publication

S. Kim=, J. Lee=, Y. Cho, J. Kim, J. Choi*, and H. Yoon** (=Equal-Credited Author), “A 6.2b-ENOB 2.5GS/s Flash-and-VCO Based Subranging ADC Using a Residue Shifting Technique,” IEEE Solid-State Circuits Letters (SSC-L), vol. 8, pp. 177-180, Jun. 2025

S. Jung, J. Kim, J. Bang, S. Lee, H. Yoon*, and J. Choi*, “A Low-Jitter and Wide-Frequency-Range D-Band Frequency Synthesizer With a Subsampling PLL and a Harmonic-Boosting Frequency Multiplier,” IEEE Journal of Solid-State Circuits (JSSC), vol. 60, no. 5, pp. 1632-1643, May 2025

H. An, H. Nam, S. Kim, Y. Lim, H. Yoon**, “An Area-Efficient CMOS Cross-Coupled LC-VCO Using Nested Intertwined Tail Inductors,” IEEE Trans. Circuits Syst. II (TCAS-II), Jan. 2025

특허

H. Yoon and H. An, Q-noise compensated phase-locked loop using RDAC, Application No.: 10-2025-0090909, Jul. 2025
H. Yoon and H. An, Slope boosted sampling phase-locked loop, Application No.: 10-2025-0089340, Jul. 2025
H. Yoon and S. Kim, Energy efficient ADC design, Application No.: 10-2025-0046584, Apr. 2025
H. Yoon and C. An, DTC-based cascaded fractional-N PLL, Application No.: 10-2025-0040043, Mar. 2025